Anterwell Technology Ltd.

Anterwell 기술 유한 회사

IC 전자 부품의 대형 원래 주식, 트랜지스터, 다이오드 등

높은 품질, 합리적인 가격, 빠른 배달.

제작품
회사 소개
공장 투어
품질 관리
저희에게 연락주세요
견적 요청
제품 소개풀그릴 IC 칩

힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다

양질 풀그릴 IC 칩 판매를 위해
양질 풀그릴 IC 칩 판매를 위해
우리는 7 년 가까이 Anterwell와 협력하고있다. 항상 아주 좋은 품질 좋은 서비스를 제공합니다. 원래 매우 빠른 배달. 아주 좋은 파트너.

—— Brzail에서 클레멘테

나는 큰 주문에 작은에서, 2006 년 Anterwell 함께 사업을하고 있어요. 신뢰할 수있는!

—— 스웨덴에서 Ingalill

샤론 우리는 그녀와 함께 협력하는 것이 매우 행복하다, 아주 좋은 여자입니다. 경쟁력있는 가격과 전문. 절대로 그들과 함께 품질에 문제가 없습니다.

—— 미국에서 알프레도

우리는 항상 Anterwell에서 XILINX 부품 구매. 좋은 가격을 가진 고품질입니다. 희망은 당신과 함께 더 많은 사업을 가질 수 있습니다.

—— 이란에서 씨 바박

제가 지금 온라인 채팅 해요

힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다

중국 힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다 협력 업체
힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다 협력 업체 힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다 협력 업체

큰 이미지 :  힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다

제품 상세 정보:

원래 장소: 대만
브랜드 이름: Xilinx
인증: Original Factory Pack
모델 번호: XC6SLX100-3FGG484C

결제 및 배송 조건:

최소 주문 수량: 5pcs
가격: Negotiation
포장 세부 사항: 세부사항을 위해 저에게 연락하십시오
배달 시간: 1 일
지불 조건: T/T, 웨스턴 유니온, 페이팔
공급 능력: 285pcs
Contact Now
상세 제품 설명
형: 스파르타 6 가족 개관 본선:: IC, 단위, 트랜지스터, 다이오드, 축전기, 저항기 etc.
지불:: T/T, Paypal, 서부 동맹 etc. 제비 아니.: D5072712A
유형: 9개 킬로 비트 구획 램 꾸러미: BGA484

힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다

 

 

XC6SLX100-3FGG484C 스파르타 6 가족 개관

 

일반 묘사

 

Spartan®-6 가족은 높은 볼륨 신청을 가장 낮은 총경비를 주요한 시스템 통합 기능을 제공합니다. 13 일원 가족은 3,840 배열하는 확장한 조밀도에서 이전 스파르타 가족의 전력 소비 반과 더불어 147,443의 논리 세포에, 및 더 빠른, 포괄적인 연결성을 전달합니다. 비용, 힘 및 성과의 최선 균형을 전달하는 성숙한 45 nm 저전력 구리 가공 기술에 건축해, 스파르타 6 가족은 붙박이 시스템 레벨 구획의 새로운, 능률, 이중 기록기 6 입력 조사표 (LUT) 논리 그리고 부유한 선택 제안합니다. 이들은 18 킬로 비트 (2 x 9 킬로 비트) 구획 램, 2세 DSP48A1 조각, SDRAM 기억 관제사를 포함하고, 혼용 모드 시계 관리 구획, SelectIO™ 기술, poweroptimized 고속 연속되는 송수신기 구획, PCI Express® 호환성 종점 구획, 진보된 시스템 레벨 힘 관리 형태를 강화하고, AES와 장치 DNA 보호를 가진 설정 옵션 및 강화한 IP 안전을 자동 검출하. 이 특징은 전례가 없는 사용 용이를 주문 ASIC 제품에 값이 싼 풀그릴 대안을 제공합니다. 높은 볼륨 논리를 위한 제일 해결책이 디자인하는 FPGAs 스파르타 6 제안, 소비자 중심 DSP는, 비용 과민한 묻힌 신청 디자인합니다. 스파르타 6 FPGAs는 그들의 개발 주기가 시작되자마자 디자이너를 혁신에 집중하는 가능하게 하는 통합 소프트웨어 및 하드웨어 구성요소를 전달하는 표적으로 한 디자인 플래트홈을 위한 풀그릴 실리콘 기초입니다. 스파르타 6 FPGA의 개요

 

특징

 

• 스파르타 6 가족:

• 스파르타 6 LX FPGA: 낙관되는 논리

• 스파르타 6 LXT FPGA: 고속 연속되는 연결성

• 저가를 위해 디자인하는

• 다수 능률적인 통합 구획

• 입력/출력 기준의 낙관된 선택

• 비틀거린 패드

• 높은 볼륨 플라스틱 철사 보세품 포장

• 낮게 정체되고는 동적인 힘

• 비용과 낮은 힘을 위해 낙관되는 45 nm 과정

• 영출력을 위한 힘 아래로 형태는 동면합니다

• 형태를 유지합니다 국가를 중단하거든 기상 다 핀을 가진 윤곽은, 증진을 통제합니다

• 저전력 1.0V 중핵 전압 (LX FPGAs, -1L 전용)

• 고성능 1.2V 중핵 전압 (LX와 LXT FPGAs, -2, -3, 그리고 -4 속도 급료)

• 다 전압, 다 표준 SelectIO™ 공용영역 은행

• 미분 입력/출력 당 1,050 까지 Mb/s 데이타 전속률

• 선택할 수 있는 산출 드라이브, 핀 당 24 까지 mA

• 1.2V 입력/출력 기준과 의정서에 3.3V

• 값이 싼 HSTL와 SSTL 기억 공용영역

• 뜨거운 교환 수락

• 신호 무결성을 개량하는 조정가능한 입력/출력 회전 비율

• LXT FPGAs에 있는 고속 GTP 연속되는 송수신기

• 3.125 까지 Gb/s

• 고속 공용영역

 

다음을 포함: 연속되는 ATA, 오로라, 1G 이더네트, OBSAI 급행, PCI CPRI, EPON, GPON, DisplayPort 및 XAUI • PCI 급행 디자인 (LXT)를 위한 통합 종점 구획 • 33 MHz, 32와 호환이 되는 값이 싼 PCI® 기술 지원 -와 64 비트 명세. • 능률적인 DSP48A1 조각 • 고성능 산법과 신호 처리 • 18 x 18 승수 및 48 조금 누산기는 단식합니다 • 도관을 설치 및 폭포가 되어 떨어지는 기능 • 여과기 신청을 원조하는 전 덧셈기 • 통합 기억 관제사 구획 • DDR, DDR2, DDR3 및 LPDDR 지원 • 800 Mb/s (12.8 Gb/s 첨단 대역폭)까지 전송율 • 디자인 타이밍을 감소시키는 독립적인 FIFO에 다 항구 버스 구조는 발행합니다 • 증가된 논리 수용량을 가진 풍부한 논리 자원 • 선택적인 시프트 레지스터 또는 분배된 렘 지원 • 능률적인 6 입력 LUTs는 성과를 개량하고 힘을 극소화합니다 • 파이프라인 중심 신청을 위한 이중 플립플롭을 가진 LUT • 입도의 광범위를 가진 렘을 막으십시오 • 바이트를 가진 빠른 구획 렘은 가능하게 합니다 씁니다 • 2 무소속자로 9개 킬로 비트 구획 램 선택적으로 프로그램될 수 있는 18 킬로 비트 구획 • 강화된 성과를 위한 시계 관리 도와 (CMT) • 저잡음, 가동 가능한 시간을 재기 • (DCMs) 디지털 시계 매니저는 시계 뒤틀림과 의무 주기 찡그림을 삭제합니다 • 낮 불안감 시간을 재기를 위한 단계 고정 되는 반복 (PLLs) • 동시 곱셈, 사단 및 단계 교대를 가진 주파수 종합 • 16개의 낮 뒤틀림 세계적인 시계 네트워크 • 단순화된 윤곽, 지원 값이 싼 기준 • 2 핀은 윤곽을 자동 검출하 • 넓은 제삼자 SPI (x4까지) 및도 아니다 저속한 지원 • JTAG를 가진 기능이 풍부한 Xilinx 플래트홈 섬광 • 집 지키는 개 보호를 사용하는 다수 bitstreams를 가진 먼 향상을 위한 MultiBoot 지원, • 디자인 보호를 위한 강화된 안전 • 디자인 입증을 위한 유일한 장치 DNA 인식기 • 더 큰 장치에 있는 AES 비트 스트림 부호 매김 • 강화한, 저가, MicroBlaze™ 연약한 가공업자로 빨리 묻힌 가공 • 공업 주요한 IP와 참고 디자인

 

스파르타 6 FPGA 특징 개요

도표 1: 장치에 의하여 스파르타 6 FPGA 특징 개요

장치 논리 세포 조각 플립플롭 최대 분배된 렘 (킬로 비트) DSP48A1 조각 18 킬로 비트 최대 (킬로 비트) CMTs (최대) 기억 관제사 구획 급행 PCI를 위한 종점 구획 최대 GTP 송수신기 총 입력/출력 은행 최대 사용자
XC6SLX4 3,840 600 4,800 75 8 12 216 2 0 0 0 4 132
XC6SLX9 9,152 1,430 11,400 90 16 32 576 2 2 0 0 4 200
XC6SLX16 14,579 2,278 18,244 136 32 32 576 2 2 0 0 4 232
XC6SLX25 24,051 3,758 30,064 229 38 52 936 2 2 0 0 4 266
XC6SLX45 43,661 6,822 54,576 401 58 116 2088년 4 2 0 0 4 358
XC6SLX75 74,637 11,662 93,296 692 132 172 3096 6 4 0 0 6 408
XC6SLX100 101,261 15,822 125,676 976 180 268 4824 6 4 0 0 6 480
XC6SLX150 147,443 23,038 184,304 1355년 180 268 4824 6 4 4 0 0 6
567XC6S LX25T 24,051 3,758 30,064 229 38 52 936 2 2 1 2 4 250
XC6SLX45T 43,661 6,822 54,576 401 58 116 2088년 4 2 1 4 4 296
XC6SLX75T 74,637 11,622 93,296 692 132 172 3096 6 4 1 8 6 348
XC6SLX100T 101,261 15,822 126,576 976 180 268 4824 6 4 1 8 6 498
XC6SLX150T 147,443 23,038 184,304 1355년 180 268 4824 6 4 1 8 6 540
 

 

 

주: 1. 스파르타 6 FPGA 논리 세포 등급은 새로운 6 입력 LUT 건축술에 의해 제안된 증가한 논리 세포 기능을 반영합니다.

2. 각 스파르타 6 FPGA 조각은 4 LUTs 및 8개의 플립플롭을 포함합니다.

3. 각 DSP48A1 조각은 18 x 18 승수, 덧셈기 및 누산기를 포함합니다.

4. 구획 램은 크기로 기본적으로 18 킬로 비트입니다. 각 구획은 또한 2 무소속자로 9개 킬로 비트 구획 이용될 수 있습니다.

5. 각 CMT는 2 DCMs 및 1 PLL를 포함합니다.

 

스파르타 6 FPGA 장치 포장 조합 및 유효한 I/Os

 

도표 2: 스파르타 6 장치 포장 조합 및 최대 유효한 I/Os

힘 풀그릴 IC는 XC6SLX100-3FGG484C 스파르타 6 가족 개관을 잘게 썹니다

 

주:

1. 이 포장에 있는 장치에 기억 관제사가 없습니다.

2. 기억 관제사 구획 지원은 CSG225 포장에 있는 XC6SLX9와 XC6SLX16 장치에 x8입니다. XC6SLX4에 있는 기억 관제사가 없습니다.

3. 이 장치는 Pb 둘 다에서 유효하고 Pb 자유롭습니다 (표준 주문 선택권으로 추가 G) 포장.

4. 이 포장은 XC6SLX75, XC6SLX75T, XC6SLX100, XC6SLX100T, XC6SLX150 및 XC6SLX150T 장치에 있는 4개의 기억 관제사의 2개를 지원합니다.

 

 

연락처 세부 사항
Anterwell Technology Ltd.

담당자: Miss. Sharon Yang

전화 번호: 86-755-61352205

팩스: 86-755-61352206

회사에 직접 문의 보내기 (0 / 3000)